“基于 FPGA 的 LDPC 和极化码的仿真平台”是基于广东工业大学与佛山广工大研究院共同承担项目“面向3D存储器件与系统的信号处理与编码研发平台建设”的项目成果。

该平台基于赛灵思（Xlinx）的 XCZU9EG开发板实现了仿真平台的开发,可进行LDPC和Polar码译码性能的快速仿真。用户界面可配置多种码长码率及信道条件，仿真平台将测试结果输出并且图形可视化，提供了一个高效简洁的测试环境。同时，用户可根据FPGA内置的LDPC和Polar码IP核进行动态配置，从而实现用户更加复杂的自定义算法的验证需求。此外，该平台还留有许多功能拓展接口，例如将AWGN信道切换到用户自定义拓展信道等，这为后续仿真平台的维护和拓展搭好了测试架构，满足不同的应用场景。