发明人：赵迎宾; 张跃芳; 崔成强

本申请属于集成电路制造技术领域，公开了一种集成电路制备方法，包括步骤：A1.通过微纳结构压印技术在一载板上形成最下层的线路层；A2.循环执行至少一次以下步骤：A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；A3.在最上层的线路层上贴装芯片，并进行塑封；A4.拆除所述载板，并对最下层的线路层进行植球处理；从而能够提高集成电路的生产效率并降低生产成本。